Practico Nro.2 Mapeo (Soluciones)
Solución Ejercicio 1
2 memorias de 1M x 16 equivale a 1M x 32 o 4Mbyte
Realizamos los mapas de Memoria Reducido y Ampliado con el circuito de decodificación considerando 1 sola memoria de 32 bits.
Mapa ampliado
Dispositivo |
A31:28 |
A27:24 |
A23:20 |
A19:16 |
A15:12 |
A11:8 |
A7:4 |
A3:0 |
hex |
RAM U4 y U5 (4Mb) |
1000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80000000 |
^ |
1000 |
0000 |
0011 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x803FFFFF |
Mapa ampliado de la salida
Dispositivo |
CS0 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U4 y U5 (4Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x3FFFFF |
En este mapa ubicamos las memorias considerando solo las lineas que salen del micro, las cuales son efectivamente las que debemos cablear, incluimos además en las lineas de mapeo externa el CS0 la cual indicará con 0 cuando se esté seleccionando el banco 0.
A continuación, vemos un diagrama del circuito, solo están dibujadas las lineas correspondiente a los buses de datos, control, direcciones y selección, omitiendo las demás ( reloj, interrupciones, alimentación, etc), se presenta en formato pdf por su tamaño.
mapeo7.pdf: Esquemático
Solución Ejercicio 2
Las 4 memorias irán agrupadas de a 2, esto equivale a la hora de diseñar el selector, a 2 memorias de 1M x 16 o 2 memorias de 2Mb
Mapa ampliado
Dispositivo |
A31:28 |
A27:24 |
A23:20 |
A19:16 |
A15:12 |
A11:8 |
A7:4 |
A3:0 |
hex |
RAM U4 y U6 (2Mb) |
1000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80000000 |
^ |
1000 |
0000 |
0001 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x801FFFFF |
RAM U5 y U7 (2Mb) |
1000 |
0000 |
0010 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80200000 |
^ |
1000 |
0000 |
0011 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x803FFFFF |
En este mapa, se muestra el rango de cada memoria dentro del mapa completo del micro, la ubicación de arranque del grupo de dos memorias, corresponde a la dirección de comienzo del banco 0, a continuación se muestra un mapa con menos lineas de direcciones, el LPC2212 o 2114 no posee todas las direcciones disponibles solo las primeras 24 lineas salen al exterior, junto con 4 lineas especiales, logrando mapear 4 bancos de 16 Mbyte cada uno
Mapa ampliado de la salida
Dispositivo |
CS0 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U4 y U6 (2Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x1FFFFF |
RAM U5 y U7 (2Mb) |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x200000 |
^ |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x3FFFFF |
A continuación, vemos un diagrama del circuito, solo están dibujadas las lineas correspondiente a los buses de datos, control, direcciones y selección, omitiendo las demás ( reloj, interrupciones, alimentación, etc), se presenta en formato pdf por su tamaño.
mapeo8.pdf: Esquemático
Solución Ejercicio 3
En este caso, las 3 memorias se ubican bancos diferentes, las capacidades de cada una será:
- Memoria de 8 bits 2M x 8 o 2Mb
- Memoria de 16 bits 1M x 16 o 2Mb
- Memoria de 32 bits 512K x 32 o 2Mb
Mapa ampliado
Dispositivo |
A31:28 |
A27:24 |
A23:20 |
A19:16 |
A15:12 |
A11:8 |
A7:4 |
A3:0 |
hex |
RAM U2 (2Mb) |
1000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80000000 |
^ |
1000 |
0000 |
0001 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x801FFFFF |
RAM U3 (2Mb) |
1000 |
0001 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x81000000 |
^ |
1000 |
0001 |
0001 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x811FFFFF |
RAM U4 (2Mb) |
1000 |
0010 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x82000000 |
^ |
1000 |
0010 |
0001 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x821FFFFF |
Mapa ampliado de la salida
Banco 0
Dispositivo |
CS0 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U2 (2Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x1FFFFF |
Banco 1
Dispositivo |
CS1 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U3 (2Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x1FFFFF |
Banco 2
Dispositivo |
CS2 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U4 (2Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x1FFFFF |
En el circuito selector se suprime las lineas 21 a 23, solo se utiliza la linea CS0,CS1 o CS2 para seleccionar cada memoria, de esta forma se producirán imágenes en cada banco pero no es necesario incorporar ningún dispositivo extra.
A continuación, vemos un diagrama del circuito, solo están dibujadas las lineas correspondiente a los buses de datos, control, direcciones y selección, omitiendo las demás ( reloj, interrupciones, alimentación, etc), se presenta en formato pdf por su tamaño.
mapeo9.pdf: Esquemático
Solución Ejercicio 4
En primer lugar, ubicaremos el bloque de 2 memorias de 1M x 8 las cuales formarán un solo bloque de 1M x 16 es decir 2 Mb, mientras que la memoria de 512K x 16 o 1 Mb al ser de menor tamaño se ubicará a continuación
Mapa ampliado
Dispositivo |
A31:28 |
A27:24 |
A23:20 |
A19:16 |
A15:12 |
A11:8 |
A7:4 |
A3:0 |
hex |
RAM U5 y U7 (2Mb) |
1000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80000000 |
^ |
1000 |
0000 |
0001 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x801FFFFF |
RAM U6 (1Mb) |
1000 |
0000 |
0010 |
0000 |
0000 |
0000 |
0000 |
0000 |
0x80200000 |
^ |
1000 |
0000 |
0010 |
1111 |
1111 |
1111 |
1111 |
1111 |
0x802FFFFF |
Mapa ampliado de la salida
Dispositivo |
CS0 |
23 |
22 |
21 |
20 |
19 |
18 |
17 |
16 |
15 |
14 |
13 |
12 |
11 |
10 |
09 |
08 |
07 |
06 |
05 |
04 |
03 |
02 |
01 |
00 |
hex |
RAM U5 y U7 (2Mb) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x000000 |
^ |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x1FFFFF |
RAM U6 (1Mb) |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0x200000 |
^ |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0x2FFFFF |
A continuación, vemos un diagrama del circuito, solo están dibujadas las lineas correspondiente a los buses de datos, control, direcciones y selección, omitiendo las demás ( reloj, interrupciones, alimentación, etc), se presenta en formato pdf por su tamaño.
mapeo10.pdf: Esquemático